#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-58102 (P2003-58102A)

(43)公開日 平成15年2月28日(2003.2.28)

(51) Int.Cl.7		識別記号		FΙ			Ť	-7]-}*(参考)
G09G	3/28			G 0	9 G 3/20		611J	5 C O O 6
	3/20	611					612K	5 C O 5 8
		6 1 2					621A	5 C O 8 O
		621					621M	
							623H	
			審査請求	未請求	請求項の数7	OL	(全 20 頁)	最終頁に続く

(21)出顧番号

特願2001-248442(P2001-248442)

(22)出顧日

平成13年8月20日(2001.8.20)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 松本 和久

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100090158

弁理士 藤巻 正憲


最終頁に続く

#### (54) 【発明の名称】 マトリクス表示装置及びその駆動方法

### (57)【要約】

【課題】 画面を高精細化及び大画面化してもシフトクロック信号とシリアル表示データ信号との間で位相のずれが発生せず、誤った表示及び映像ノイズの発生を防止することができるマトリクス表示装置及びその駆動方法を提供する。

【解決手段】 AC型カラーPDP装置110において、フォーマット変換回路104及び駆動信号発生回路105の出力側とデータドライバ回路111の入力側との間に、多値信号出力回路107を設ける。多値信号出力回路107は、フォーマット変換回路104から出力されるシリアル表示データ信号及び駆動信号発生回路105から出力されるシフトクロック信号を多重化して3種類の論理値を持つ多値信号を生成し、各データドライバ回路111はこの多値信号からシフトクロック信号及びシリアル表示データ信号を復元する。



### 【特許請求の範囲】

【請求項1】 画像を表示する表示部と、この表示部を 駆動する駆動回路部と、前記表示部と前記駆動回路部と を相互に接続する複数の配線とを有し、前記駆動回路部 は、外部から画像データが入力されこの画像データに基 づいて2値信号であるシリアル表示データ信号を生成す ると共に2値信号であるシフトクロック信号を生成する 制御回路と、前記シリアル表示データ信号及び前記シフ トクロック信号を多重化して3種類以上の論理値を持つ 1の多値信号を生成して前記配線に対して出力する多値 信号出力回路と、を有し、前記表示部は、複数の画素が 第1の方向及びこれに直交する第2の方向にマトリクス 状に配列された表示パネルと、前記第2の方向に配列さ れた1又は複数群の画素群を選択する複数のスキャンド ライバ回路と、前記スキャンドライバ回路により選択さ れた画素群の各画素にデータ信号を与える複数のデータ ドライバ回路と、を有し、前記データドライバ回路は、 前記配線を介して入力された前記多値信号からシリアル 表示データ信号及びシフトクロック信号を復元するデコ ード回路と、このデコード回路から出力された前記シフ トクロック信号に同期して前記シリアル表示データ信号 が入力されるシフトレジスタ回路と、前記シフトレジス タ回路から出力された前記シリアル表示データ信号に基 づいて前記画素に電圧を供給して発光させる電圧供給回 路とを有することを特徴とするマトリクス表示装置。

【請求項2】 前記多値信号が3種類の論理値を持つ3値信号であることを特徴とする請求項1に記載のマトリクス表示装置。

【請求項3】 前記画素が放電ガスが封入されたセルであり、前記表示パネルが前記第1の方向に沿って1列に 30 配列されたセルからなる第1の群毎に設けられ前記第1の方向に延びるデータ電極と前記第2の方向に沿って1列に配列されたセルからなる第2の群毎に設けられ前記第2の方向に延びる維持電極及び走査電極とを備えたプラズマディスプレイパネルであり、前記スキャンドライバ回路が前記維持電極及び前記走査電極を介して1又は複数の前記第2の群を選択して電圧を供給するものであり、前記データドライバ回路が前記データ電極を介して1又は複数の前記第1の群を選択して電圧を供給し前記選択された第1の群及び前記選択された第2の群の双方に属するセルを発光させることにより前記プラズマディスプレイパネルに画像を表示させるものであることを特徴とする請求項1又は2に記載のマトリクス表示装置。

【請求項4】 複数の画素がマトリクス状に配列された表示パネルを具備し画像を表示する表示部と、この表示部を駆動する駆動回路部と、前記表示部と前記駆動回路部とを相互に接続する複数の配線とを備えるマトリクス表示装置の駆動方法において、前記駆動回路部において2値信号であるシフトクロック信号を生成する工程と、外部から入力された画像データに基づいて2値信号であ 50

るシリアル表示データ信号を生成する工程と、前記シリアル表示データ信号及び前記シフトクロック信号を多重化して3種類以上の論理値を持つ1の多値信号を生成する工程と、前記多値信号を前記駆動回路部から前記表示部まで伝送する工程と、前記表示部において前記多値信号からシリアル表示データ信号及びシフトクロック信号を復元する工程と、前記シリアル表示データ信号に基づいて前記画素に電圧を供給して発光させる工程と、を有することを特徴とするマトリクス表示装置の駆動方法。

【請求項5】 前記多値信号が3種類の論理値を持つ3 値信号であることを特徴とする請求項4に記載のマトリクス表示装置の駆動方法。

【請求項6】 前記シフトクロック信号の論理値がHであり前記シリアル表示データ信号の論理値がHであるとき前記多値信号の論理値をHとし、前記シフトクロック信号の論理値がLであるとき前記多値信号の論理値をLとし、前記シフトクロック信号の論理値がLであるとき前記多値信号の論理値をMとすることを特徴とする請求項5に記載のマトリクス表示装置の駆動方法。

【請求項7】 前記シフトクロック信号の論理値がHであり前記シリアル表示データ信号の論理値がHであるとき前記多値信号の論理値をHとし、前記シフトクロック信号の論理値がLであるとき前記多値信号の論理値をMとし、前記シフトクロック信号の論理値がLであるとき前記多値信号の論理値をLとすることを特徴とする請求項5に記載のマトリクス表示装置の駆動方法。

# 【発明の詳細な説明】

### 0 [0001]

【発明の属する技術分野】本発明はプラズマディスプレイ等のマトリクス表示装置及びその駆動方法に関し、特に、高精細大画面マトリクス表示装置においてもシフトクロック信号の位相とシリアル表示データ信号の位相との間にずれが発生しないマトリクス表示装置及びその駆動方法に関する。

#### [0002]

【従来の技術】面放電型のプラズマディスプレイパネルにおいては、2枚のガラス基板が設けられ、この2枚のガラス基板上に夫々、行方向に延びる行電極及び列方向に延びる列電極が設けられている。また、行電極が設けられているガラス基板上においては行電極上に誘電体層が設けられているがラス基板上においては列電極上に蛍光体層が設けられている。更に、前記ガラス基板間には隔壁が設けられ、この2枚のガラス基板は前記隔壁による微小な間隔を隔てて相互に対向するように配置されている。これにより、両ガラス基板間には前記隔壁によって区画されマトリクス状に配列された複数のセルが形成される。各セルにはガスが封入される。これにより、マトリクス構造の平面形プラズマディ

スプレイパネルが形成される。

【0003】 このプラズマディスプレイパネルにおいて は、行電極及び列電極を夫々独立に駆動することによっ て、駆動された行電極と列電極との交点部分に位置する セルにおいて封入されたガスにプラズマ放電を発生さ せ、このプラズマ放電により列電極上に設けられた蛍光 体を励起して発光させるようになっている。なお、カラ ー表示を行うプラズマディスプレイパネルの場合は、R (赤)、C(緑)、B(青)のいずれかの色に発光する 蛍光体層を具備する3種類のセルが設けられ、各色のセ 10 ルが列電極に沿って1列に配列され、各列電極を夫々独 立に駆動することによって複数の色を発光させ、カラー 表示を行うことができるようになっている。

【0004】このような面放電型のプラズマディスプレ イパネルにおける各電極の駆動方法としては、行電極と して、例えば各行に共通に設けられたX電極と各行毎に 設けられたY電極とを交互に配置し、X電極とY電極と の間に交互に電圧パルスを印加して、半周期毎に極性の 反転する放電を発生させるAC(交流)駆動方式が一般 に使用されている。

【0005】このようなAC駆動方式のプラズマディス プレイパネルにおいては、各セルの電極間で一旦放電が 生じると、放電空間において生成された電子及びイオン が誘電体層上に蓄積して壁電荷が形成される。そして壁 電荷が形成されたセルにおいては、行電極に低い電圧を 印加するだけで壁電荷の電界の作用によって放電が可能 となり、この低い電圧を半周期毎に反転させて印加する ことによって前記放電を維持できるようになる。この機 能はメモリ機能と呼ばれ、この機能に基づいて低い印加 電圧により維持される放電は維持放電と呼ばれている。

【0006】AC駆動方式のプラズマディスプレイパネ ルにおいて画像の階調表示を行うためには、1フィール ド期間を複数のサブフィールドに分割して、サブフィー ルド毎に維持放電を発生させる時間(回数)を異ならせ る方法がある。これにより、維持放電回数が多いセルほ ど明るく発光するので、維持放電回数を制御することに より画像の階調表示が可能となる。具体的には、各サブ フィールドに、例えば、2の階乗倍の割合で増加する維 持放電期間を割り当て、1フィールド毎にリセットしな がら1フィールド内において適当なサブフィールドを選 択して発光させることによって、任意の明るさの発光を

【0007】以下、従来のマトリクス表示装置であるA C型カラーPDP装置の構成及び動作について説明す る。図13は、この従来のAC型カラーPDP装置の構 成を示すブロック図であり、図I4はこのAC型カラー PDP装置に組み込まれたデータドライバ回路の構成を 示す図である。

【0008】図13に示すように、AC型カラーPDP 装置100は、複数のデータドライバ回路101A、1 50 AC-PDP102の列電極n本当たり1個の割合で設

**01B、101C、・・・、101Eと、AC型プラズ** マディスプレイパネル(AC-PDP)102と、スキ ャンドライバ回路103A、・・・、103Cと、フォ ーマット変換回路104と、駆動信号発生回路105 と、高圧駆動回路106とから概略構成されている。

【0009】AC-PDP102はメモリ機能を利用し たサブフィールドシーケンスにより駆動されるAC駆動 方式のプラズマディスプレイパネルであって、(M行× N列)に画素が配列されている。AC-PDP102に おいては、M行の行電極(走査・維持電極)と、R、 G、Bの各色に対応する電極をN列に配置した列電極 (データ電極)とが格子状に配列されている。

【0010】フォーマット変換回路104はフレームメ モリ108を有し、AC型カラーPDP装置100の外 部からR、G、Bの3色に対応する3組のシリアルデー タからなる画像データが入力され、この画像データをA C-PDP102の各列に対応するフレームメモリ10 8によってフォーマット変換し、AC-PDP102の 列毎にR、G、Bの3色が順次配列されるように変換さ れたシリアル表示データ信号DSを作成し、このシリア ル表示データ信号DSをデータドライバ回路IOIA、 101B、101C、・・・、101E(以下、総称し てデータドライバ回路101という) に対して出力する ものである。なお、フォーマット変換回路104からデ ータドライバ回路101に至るシリアル表示データ信号 DSの信号線はデータドライバ回路101と同数だけ設 けられている。

【0011】駆動信号発生回路105は、垂直同期信号 検出回路(図示せず)において検出された前記画像デー タ中に含まれる垂直同期信号に応じて、1フィールド毎 に所定のシーケンスに従って行駆動信号と列駆動信号と を生成して、行駆動信号をスキャンドライバ回路103 A、・・・、103Cに供給し、列駆動信号をデータド ライバ回路 I O I A、 I O I B、 I O I C、 ・・・、 I 01E及び高圧駆動回路106に供給すると共に、シフ トクロック信号SC、並列ラッチ制御信号Φ及び出力制 御信号OSをデータドライバ回路101A、101B、 1010、・・・、101Eに対して出力するものであ る。なお、シフトクロック信号SCは、全てのデータド ライバ回路101について共通である。そのため、駆動 信号発生回路105からデータドライバ回路101に至 るシフトクロック信号SCの信号線は、途中でバッファ が設けられて多段に分岐されている。

【0012】高圧駆動回路106は、駆動信号発生回路 105から入力された列駆動信号に基づいて、各データ ドライバ回路101A、101B、101C、・・・、 101 Eへ高圧電源 V d を供給するものである。

【0013】 データドライバ回路101A、101B、 1010、・・・、101Eは夫々集積回路からなり、

けられ、夫々n本の列電極を駆動するものである。各データドライバ回路101は、フォーマット変換回路104からn列の列電極に対応するシリアル表示データ信号DSを受け取って、駆動信号発生回路105から入力されるシフトクロック信号SC、並列ラッチ制御信号Φ及び出力制御信号OSに基づいて、走査期間毎にAC-PDP102の各列電極に対して並列にデータ信号を出力するものである。なお、データドライバ回路101は図13の図面上の横方向(行方向)に延びるAC-PDP102の1辺に沿って配列されており、その数は任意である。データドライバ回路101の詳細な説明は後述する。

【0014】スキャンドライバ回路103A、・・・、103C(以下、総称してスキャンドライバ回路103という)は夫々集積回路からなり、ACーPDP102の行電極m本当たり1個の割合で設けられ、夫々m本の行電極を駆動するものである。各スキャンドライバ回路103は、駆動信号発生回路105から入力された行駆動信号に基づいて、走査信号をm行の行電極に対して順次出力するものである。なお、スキャンドライバ回路103は図13の図面上の縦方向(列方向)に延びるACーPDP102の1辺に沿って配列されており、その数は任意である。

【0015】図14に示すように、従来のデータドライバ回路101は、n段のシフトレジスタ回路11と、シフトレジスタ回路11の出力側に接続されたn回路分の並列ラッチ回路12の出力側に並列に接続されたn個の出力制御用論理ゲート回路G1、G2、G3、G4、・・・、Gn(以下、総称して出力制御用論理ゲート回路Gという)と、各出力制御用論理ゲート回路Gの出力側に接続されたn個の高耐圧CMOS(Complementary Metal Oxide Semiconductor)ドライバB1、B2、B3、B4、・・・、Bn(以下、総称して高耐圧CMOSドライバBという)とから概略構成されている。

【0016】シフトレジスタ回路11は、n段のシフトレジスタからなり、フレームメモリ108から入力されたシリアル表示データ信号DSが、駆動信号発生回路105から入力されたシフトクロック信号SCに同期して1走査周期毎にシフトして入力されるものである。シフトレジスタ回路11は、入力されたシリアル表示データ信号DSに基づいて、データ01、02、03、04、・・・、Onを並列ラッチ回路12に対して出力する。【0017】並列ラッチ回路12は、シフトレジスタ回路11のn段のシフトレジスタ回路11から出力されたデータ01、02、03、04、・・・、Onを、駆動信号発生回路105からの並列ラッチ制御信号Φに基づいてラッチするものである。

【0018】出力制御用論理ゲート回路G1、G2、G 示し、(b) は3ビットずつ入力する方法を示す。図1 3、G4、・・・、Gnは、駆動信号発生回路105か 50 5 (a) に示すように、データドライバ回路101にシ

【0019】高耐圧CMOSドライバB1、B2、B3、B4、・・・、Bnは、出力制御用論理ゲート回路G1、G2、G3、G4、・・・、Gnから夫々入力されたデータ01、O2、O3、O4、・・・、Onを、高圧駆動回路106からの高圧電源Vdを使用して高圧の書込パルスであるデータ信号C1、C2、C3、C4、・・・、Cnに変換して、夫々ACーPDP102の列電極(データ電極)に対して出力するものである。なお、並列ラッチ回路12、出力制御用論理ゲート回路G及び高耐圧CMOSドライバBにより電圧供給回路が構成されている。

【0020】以下、従来のAC形カラーPDP装置100の動作を説明する。先ず、図13に示すAC型カラーPDP装置100のフォーマット変換回路104に対して、画像データがB、G、Pの各色毎にシリアルに入力される。フォーマット変換回路104は、この画像データをデータドライバ回路101のデータ出力数(N個)に分割し、フォーマット変換してシリアル表示データ信号DSを作成する。次に、フォーマット変換回路104は、このシリアル表示データ信号DSを走査期間内に各データドライバ回路101に対して、独立した信号線を介して夫々シリアル形式で出力する。一方、駆動信号発生回路105は各データドライバ回路101に対してシフトクロック信号SCを出力する。

【0021】図14に示すように、各データドライバ回路101においては、シフトレジスタ回路11が、シリアル形式で伝送された各色のシリアル表示データ信号DSを、シフトクロック信号SCに基づいてR、G、Bの順に取り込む。即ち、シリアル表示データ信号DSがシフトレジスタ回路11にシフト入力される。シフトレジスタ回路11は、シリアル表示データ信号DSを取り込んだ後、この信号を並列ラッチ回路12に対して出力する。並列ラッチ回路12は、駆動信号発生回路105から出力された並列ラッチ制御信号のに基づいて、シフトレジスタ回路11の出力信号を並列にラッチする。

【0022】図15(a)及び(b)はデータドライバ回路101における表示データの入力方法を示すタイミングチャートである。図15(a)及び(b)に示すように、データドライバ回路101におけるシリアル表示データ信号DSの入力方法には、例えば2種類の方法がある。図15(a)はシリアル表示データ信号DSを1ビットずつデータドライバ回路101に入力する方法を示し、(b)は3ビットずつ入力する方法を示す。図15(a)にデータドライバ回路101にシ

7

リアル表示データ信号 DSを1ビットずつ入力する場合 は、シリアル表示データ信号DSの入力データはR、 C、Bの順に繰り返し配列されており、シフトクロック 信号SCの立ち上がり時毎に順次シフトレジスタ回路1 1においてシフトされ、シリアル表示データ信号 DSが 最後までシフトされたとき、並列ラッチ制御信号Φの例 えば立ち下がりに同期して、並列ラッチ回路12に並列 にラッチされ、その後、各出力制御用論理ゲート回路G に対して、シリアル表示データ信号DSをデータOn、 On-1, On-2, On-3, On-4, On-5. On-6、・・・、O3、O2、O1のように、夫々1 ビットずつ出力する。

【0023】これに対して、図15(b)に示すよう に、データドライバ回路101にシリアル表示データ信 号DSを3ビットずつ入力する場合は、シリアル表示デ ータ信号DSの内容は図15(a)に示す1ビットデー タ入力の場合と同じであるが、シリアル表示データ信号 DSはシフトクロック信号SCの立ち上がり毎にR、 G、Bの順序で3ビットずつグループ化され、シリアル 表示データ信号DS1乃至DS3に分割される。シリア ル表示データ信号DSI乃至DS3はシフトクロック信 号SCの立ち上がり時毎に順次シフトレジスタ回路11 においてシフトされ、シリアル表示データ信号 DS 1 乃 至DS3が最後までシフトされたとき、並列ラッチ制御 信号Φの例えば立ち下がりに同期して、並列ラッチ回路 12に並列にラッチされ、その後、各出力制御用論理ゲ ート回路Gに対して同時に出力される。

【0024】図16はシフトレジスタ回路11がシリア ル表示データ信号DSを取り込む方法を示すタイミング チャートである。図16に示すように、シリアル表示デ 30 ータ信号DSがフォーマット変換回路104から出力さ れている間に、シフトクロック信号SCが例えばLレベ ル(ロウレベル)からHレベル(ハイレベル)に変化す ると、シリアル表示データ信号DSがシフトレジスタ回 路11に取り込まれる。なお、図16に示すセットアッ プタイムとは、シフトクロック信号SCの有効な側のエ ッジ(この場合はLレベルからHレベルに変化するエッ ジ) に対して、シリアル表示データ信号DSの論理レベ ルが前もって確定している時間をいい、ホールドタイム とは、シフトクロック信号SCの有効な側のエッジに対 40 して、シリアル表示データ信号DSの論理レベルがその 後も確定している時間をいう。即ち、シリアル表示デー タ信号DSの論理レベルが確定している期間中におい て、シフトクロック信号SCがLレベルからHレベルに 変化する(立ち上がる)より前の期間がセットアップタ イムであり、後の期間がホールドタイムである。シリア ル表示データ信号 DSがシフトレジスタ回路 11に取り 込まれるためには、セットアップタイム及びホールドタ イムの双方が正しく確保されている必要がある。

1、C2、G3、G4、・・・、Gnは、駆動信号発生 回路105から出力された出力制御信号OSに基づい て、並列ラッチ回路12にラッチされたデータ〇1、〇 2、O3、O4、・・・、Onを、高耐圧CMOSドラ イバB1、B2、B3、B4、・・・、Bnに対して同 ータイミングで並列に出力する。その後、図14に示す ように、高耐圧CMOSドライバB1、B2、B3、B 4、・・・、Bnが高圧駆動回路106から供給される 高圧電源Vdにより、データ〇1、〇2、〇3、〇4、 ・・・、〇n(以下、総称してデータ〇という)を高電 圧の書込パルスであるデータ信号 C1、C2、C3、C 4、・・・、Cn(以下、総称してデータ信号Cとい う)に変換し、AC-PDP102の各列電極(データ 電極)に対して出力する。

【0026】図14に示すように、各データドライバ回 路101においては、出力制御信号OSの立ち上がりに 応じて、並列ラッチ回路 12から出力されたデータ 0 を、出力制御用論理ゲート回路Gを経て高耐圧CMOS ドライバBに入力することによって、データOのHレベ ルをデータ信号Cの高圧電源電圧Vdに変換すると共 に、データ〇のLレベルをデータ信号CのOVに変換し て出力する。このため、データ〇に基づいて高圧電源電 圧Vd又は接地電位(OV)がAC-PDP102(図 13参照)のデータ電極に印加され、走査が行われた行 電極との交点に位置するセル内において放電が生じ、パ ネルへの表示データの書込が行われる。表示に必要なラ イン数分だけ前述のデータ伝送ー出力ー書込を繰り返し た後、AC-PDP102の各セルを維持期間に映像の 明るさに応じた回数だけ発光させ、画像の表示を行う。 例えば、画像信号として各色当たり8ビットの信号を入 力し、1フレーム期間を走査期間及び維持期間を有する サブフレーム期間に時分割し、各フレーム期間において 発光させるサブフレーム期間を適宜選択することによ り、全体として画像を表示する。

#### [0027]

【発明が解決しようとする課題】しかしながら、前述の 従来の技術には以下に示すような問題点がある。図13 に示すように、AC型カラーPDP装置100におい て、データドライバ回路101はAC-PDP102の 端縁に沿って配置されている。一方、シリアル表示デー タDSを出力するフォーマット変換回路104及びシフ トクロック信号SCを出力する駆動信号発生回路105 は、夫々AC型カラーPDP装置100内の1ヶ所に配 置されている。AC-PDP102は大画面であるた め、フォーマット変換回路104及び駆動信号発生回路 105から近い位置に配置されているデータドライバ回 路101と、フォーマット変換回路104及び駆動信号 発生回路105から遠い位置に配置されているデータド ライバ回路 101とでは、フォーマット変換回路 104 【0025】このように、出力制御用論理ゲート回路 C 50 及び駆動信号発生回路 L 05 からの信号線の長さが大き

く異なる。

1)

【0028】また、図17は従来のAC型カラーPDP 装置におけるシリアル表示データ信号及びシフトクロッ ク信号の伝送経路を示す模式図である。フォーマット変 換回路104から出力されるシリアル表示データ信号D Sは、データドライバ回路101毎に異なるため、各デ ータドライバ回路 101に対して独立に伝送される。こ のため、フォーマット変換回路104からデータドライ バ回路101に至るシリアル表示データ信号DSの信号 線はデータドライバ回路101と同数だけ設けられてい 10 る。従って、図17に示すように、シリアル表示データ 信号DSの各信号線は途中に分岐がない。

【0029】これに対して、駆動信号発生回路105か ら出力されるシフトクロック信号SCは、全てのデータ ドライバ回路101について共通である。従って、駆動 信号発生回路105からデータドライバ回路101に至 るシフトクロック信号SCの信号線は、駆動信号発生回 路105側の端部においては1本であり、途中で多段に バッファが設けられて分岐され、データドライバ回路1 01側の端部はデータドライバ回路101と同数になっ ている。シフトクロック信号SCはこの信号線を伝送さ れることにより、共通のシフトクロック信号SCが複数 のデータドライバ回路101に分配される。

【0030】このように、シリアル表示データ信号DS とシフトクロック信号SCとの間における信号線の長さ の違い並びにバッファ段数及びファンアウト数の差によ り、データドライバ回路101において、シリアル表示 データ信号DSとシフトクロック信号SCとの間に遅延 時間の差が発生する。この結果、データドライバ回路 1 01のシフトレジスタ回路11がシリアル表示データ信 号DSを取り込む際にエラーが生じ、AC-PDP10 2において誤った表示又は映像ノイズが発生することが ある。特に、シリアル表示データ信号DS及びシフトク ロック信号SCの高速シリアル伝送を行う場合において は、両者の間に遅延時間差が生じやすく、全てのデータ ドライバ回路101において、シリアル表示データ信号 DSの位相とシフトクロック信号SCの位相とを揃える ことが困難である。

【0031】図18(a)及び(b)並びに図19 (a) 及び(b) はシフトレジスタ回路 1 1 におけるシ リアル表示データ信号DSの位相及びシフトクロック信 号SCの位相とシリアル表示データ信号DSの入力挙動 との関係を示す図である。図18(a)はシリアル表示 データ信号DSの位相とシフトクロック信号SCの位相 との関係が適切である場合のタイミングチャートであ り、図18(b)はこの場合のAC-PDP102の表 示挙動を示す図であり、図19 (a) はシリアル表示デ ータ信号DSの位相とシフトクロック信号SCの位相と の関係が不適切である場合のタイミングチャートであ

示挙動を示す図である。なお、図15(a)に示すよう に、シリアル表示データ信号DSはデータO1、O2、 ・・・、OnがR、C、Bの順にシリアルに繰り返し配 列されており、データ〇1、〇4、・・・、〇n-2は 赤色(R)の発光を行う信号である。図18(a)、 (b) 及び図19(a)、(b) は、いずれもシリアル 表示データ信号DSとして赤単色データが入力される場 合を示す。

【0032】図18(a)に示すように、シリアル表示 データ信号DSの位相とシフトクロック信号SCの位相 との関係が適切である場合には、前述のセットアップタ イム及びホールドタイムの双方が適切に確保され、デー タ〇1、〇4、・・・、〇n-2がシフトレジスタ回路 11に正しく取り込まれる。この結果、図18(b)に 示すように、データ信号C1、C4、・・・、Cn-2 がAC-PDP102におけるこれらの信号に相当する データ電極(列電極)に出力され、AC-PDP102 が赤単色画面となる。

【0033】これに対して、図19(a)に示すよう に、シリアル表示データ信号DSの位相とシフトクロッ ク信号SCの位相が相互にずれている場合には、セット アップタイム又はホールドタイムが適切に確保できな い。このため、信号の伝送エラーが生じ、例えば、デー **タO4がシフトクロック信号SCの位相遅れによって、** シフトレジスタ回路11にデータ〇4として取り込まれ ずに、1つ前のデータ03に相当するデータとして取り 込まれる。同様に、データ〇n-2はデータ〇n-3に 相当するデータとして取り込まれる。この結果、図19 (b) に示すように、データC3、・・・、Cn-3 が、AC-PDP102における1つ前のデータに相当 するデータ電極(列電極)に出力され、AC-PDP1 02が例えば青単色画面となる。シリアル表示データ信 号DSは本来、赤単色画面を実現するためのデータであ るから、この場合は誤った表示がなされたことになる。 このように、信号の伝送エラーが生じてシリアル表示デ ータ信号DSの位相とシフトクロック信号SCの位相が 相互にずれると、シフトレジスタ回路11においてデー タの取り込みエラーが生じ、誤った表示又は映像ノイズ が発生する。

【0034】このように、AC型カラーPDP装置等の マトリクス表示装置において正しい表示を行うためには 確実にデータの受渡ができなければならないが、前述の 如く大画面のマトリクス表示装置においては、信号を高 速で伝送しようとすると信号の伝送エラーが生じやすく なるという問題点がある。例えば、水平解像度が102 4のAC-PDP102に対して、出力数が96のデー タドライバ回路101を使用する場合、データドライバ 回路101の数は3×1024/96=32個となる。 更に、高速性能を改善するためにAC-PDPの上下両 り、図19(b)はこの場合のAC-PDP102の表 50 側にデータドライバ回路を配置してAC-PDP102

を上下両側から駆動する場合には、32個の2倍に相当する64個のデータドライバ回路が必要となる。このように空間的に広い領域にわたって配置された多数のデータドライバ回路へ、AC型カラーPDP装置内の1ヶ所に配置されたフォーマット変換回路及び駆動信号派生回路等の信号処理回路から、共通のタイミングで個々の表示データを高速に且つ確実に伝送することは極めて困難である。

11

【0035】データを高速で伝送する必要性は、カラーPDPの表示方式において現在主流の方式である走査・ 10維持分離方式で特に高まっており、最近のデータドライバ回路における出力数の増大傾向、及び信号伝送バス幅の狭小化傾向の中で、益々その必要性が高まっている。一方、プラズマディスプレイパネルの特徴である高精細大画面表示を行おうとすると、画面周辺部に配置されたデータドライバ集積回路への信号線の長さは極めて長くなってしまい、シフトクロック信号とシリアル表示データ信号とのタイミングスキュー(位相ずれ)が増大しやすくなる。このように、高精細大画面のマトリクス表示装置、特に高精細大画面のプラズマディスプレイパネル 20においては、データを高速で伝送する必要性が高いにもかかわらず、データの高速伝送を困難になっている。

【0036】本発明はかかる問題点に鑑みてなされたものであって、画面を高精細化及び大画面化してもシフトクロック信号とシリアル表示データ信号との間で位相のずれが発生せず、誤った表示及び映像ノイズの発生を防止することができるマトリクス表示装置及びその駆動方法を提供することを目的とする。

#### [0037]

【課題を解決するための手段】本発明に係るマトリクス 30 表示装置は、画像を表示する表示部と、この表示部を駆 動する駆動回路部と、前記表示部と前記駆動回路部とを 相互に接続する複数の配線とを有し、前記駆動回路部 は、外部から画像データが入力されこの画像データに基 づいて2値信号であるシリアル表示データ信号を生成す ると共に2値信号であるシフトクロック信号を生成する 制御回路と、前記シリアル表示データ信号及び前記シフ トクロック信号を多重化して3種類以上の論理値を持つ 1の多値信号を生成して前記配線に対して出力する多値 信号出力回路と、を有し、前記表示部は、複数の画素が 第1の方向及びこれに直交する第2の方向にマトリクス 状に配列された表示パネルと、前記第2の方向に配列さ れた1又は複数群の画素群を選択する複数のスキャンド ライバ回路と、前記スキャンドライバ回路により選択さ れた画素群の各画素にデータ信号を与える複数のデータ ドライバ回路と、を有し、前記データドライバ回路は、 前記配線を介して入力された前記多値信号からシリアル 表示データ信号及びシフトクロック信号を復元するデコ ード回路と、このデコード回路から出力された前記シフ

が入力されるシフトレジスタ回路と、前記シフトレジスタ回路から出力された前記シリアル表示データ信号に基づいて前記画素に電圧を供給して発光させる電圧供給回路とを有することを特徴とする。

【0038】本発明においては、駆動回路部から表示部 の各データドライバ回路までシリアル表示データ信号及 びシフトクロック信号を伝送する際に、これらの信号の 送り側、即ち駆動回路部側においてシリアル表示データ 信号とシフトクロック信号とを多重化して1の多値信号 を生成し、この多値信号を配線を介して各データドライ バ回路に伝送する。受け側であるデータドライバ回路に 入力された多値信号はデコード回路においてシリアル表 示データ信号及びシフトクロック信号に復元される。こ のため、従来のシリアル表示データ信号及びシフトクロ ック信号を独立に伝送する方法のように、両信号の配線 の長さの違い並びにバッファ段数及びファンアウト数の 違いに起因するタイミングスキュー(位相ズレ)が発生 することがない。この結果、表示部において誤った表示 及び映像ノイズが発生することを防止することができ る。又は、各データドライバ回路において個別に位相調 整を行う必要がなくなる。

【0039】また、シリアル表示データ信号及びシフトクロック信号から多値信号を生成する多値信号出力回路並びに多値信号からシリアル表示データ信号及びシフトクロック信号を復元するデコード回路は簡略な構成の集積回路により実現することができる。このため、本発明のマトリクス表示装置は従来のマトリクス表示装置と比較して、回路設計及び基板設計において位相のずれに関して特別な配慮をする必要がなく、大型化及び高コスト化することがない。

【0040】本発明に係るマトリクス表示装置の駆動方 法は、複数の画素がマトリクス状に配列された表示パネ ルを具備し画像を表示する表示部と、この表示部を駆動 する駆動回路部と、前記表示部と前記駆動回路部とを相 互に接続する複数の配線とを備えるマトリクス表示装置 の駆動方法において、前記駆動回路部において 2 値信号 であるシフトクロック信号を生成する工程と、外部から 入力された画像データに基づいて2値信号であるシリア ル表示データ信号を生成する工程と、前記シリアル表示 データ信号及び前記シフトクロック信号を多重化して3 種類以上の論理値を持つ1の多値信号を生成する工程 と、前記多値信号を前記駆動回路部から前記表示部まで 伝送する工程と、前記表示部において前記多値信号から シリアル表示データ信号及びシフトクロック信号を復元 する工程と、前記シリアル表示データ信号に基づいて前 記画素に電圧を供給して発光させる工程と、を有するこ とを特徴とする。

# [0041]

ード回路と、このデコード回路から出力された前記シフ 【発明の実施の形態】以下、本発明の実施例について添 トクロック信号に同期して前記シリアル表示データ信号 50 付の図面を参照して具体的に説明する。先ず、本発明の 第1の実施例について説明する。図1は本実施例に係る マトリクス表示装置であるAC型カラーPDP装置の構 成を示すプロック図である。なお、図1に示すAC型カ ラーPDP装置110の構成要素において、図13に示 す従来のAC型カラーPDP装置100の構成要素と同 一の構成要素には同一の符号を付し、その詳細な説明を 省略する。図1に示すように、本実施例に係るAC型力 ラーPDP装置110においては、フォーマット変換回 路104及び駆動信号発生回路105の出力側に、多値 信号出力回路107が設けられている。また、従来のA C型カラーPDP装置におけるデータドライバ回路10 1A、101B、101C、・・・、101Eの替わり に、データドライバ回路111A、111B、111 C、・・・、I11E(以下、総称してデータドライバ 回路111という)が設けられている。多値信号出力回 路107の出力側はデータドライバ回路111A、11 1B、111C、・・・、111Eに夫々接続されてい る。更に、多値信号出力回路107とデータドライバ回 路111A、111B、・・・、111Eとは、夫々1 本の配線によって接続されている。即ち、この配線はデ 20 ータドライバ回路 1 1 1 の数と同数本設けられている。 本実施例に係るAC型カラーPDP装置110における 上記以外の構成は、図13に示す従来のAC型カラーP DP装置100の構成と同一である。以下、多値信号出 力回路107及びデータドライバ回路111の構成につ いて詳細に説明する。

13

【0042】図2は多値信号出力回路107の構成を示 すブロック図である。本実施例においては、多値信号と してし、M、Hの3種類の論理値からなる3値信号を使 用する。論理値L、M、Hの実際の電圧レベルは任意で 30 ある。例えば、LにはOV、Mには1.5V、Hには3 Vを使用する。図2に示すように、多値信号出力回路1 07においては、3個のアナログマルチプレクサ24乃 至26が設けられ、アナログマルチプレクサ24乃至2 6には、夫々Hレベル(3V)、Mレベル(1.5 V)、Lレベル(0V)の電圧が入力されている。ま た、駆動信号発生回路105から出力されたシフトクロ ック信号SCが入力されるインバータ21が設けられ、 シフトクロック信号SC及びフォーマット変換回路10 4から出力されたシリアル表示データ信号DSの双方が 40 入力されるANDゲート22が設けられている。AND ゲート22の出力側は2つに分岐されており、そのうち 一方に接続されるようにインバータ23が設けられてい る。インバータ23の出力側はアナログマルチプレクサ 26の入力側に接続されている。 ANDゲート22の出 力側の他方はアナログマルチプレクサ24の入力側に接 続されている。インバータ21の出力側はアナログマル チプレクサ25の入力側に接続されている。更に、アナ ログマルチプレクサ24乃至26の出力側にはバッファ アンプ27が設けられ、このバッファアンプ27の出力 50

側には多値信号出力回路 1 0 7 の出力端子 2 8 が設けられている。

【0043】図3はデータドライバ回路111の構成を示すプロック図である。図3に示すように、データドライバ回路111は、ドライバ回路113及びデコード回路112が設けられ、ドライバ回路113の入力側にデコード回路112が接続されている。ドライバ回路113の構成は図14に示す従来のデータドライバ回路101の構成と同一である。

(0044)図4は図3に示すデコード回路112の構成を示すプロック図である。デコード回路112は多値信号出力回路107から出力された多値信号が入力され、この多値信号をシフトクロック信号SC及びシリアル表示データ信号DSに復元してドライバ回路113に対して出力するものである。

【0045】図4に示すように、デコード回路112に おいては、入力端子31が設けられ、バッファアンプ3 2が設けられ、入力端子31はバッファアンプ32の入 力側に接続されている。また、3個のウインドウコンバ レータ33乃至35が設けられ、バッファアンプ32の 出力側はウインドウコンバレータ33乃至35の入力側 に接続されている。ウインドウコンバレータ33は入力 電圧が3 Vのときのみ Hレベルを出力するものであり、 ウインドウコンバレータ34は入力電圧が1.5Vのと きのみHレベルを出力するものであり、ウインドウコン バレータ35は入力電圧が0VのときのみHレベルを出 力するものである。ウインドウコンバレータ33及び3 5の出力側には、RS-フリップフロップ36が設けら れ、ウインドウコンバレータ33及び35の出力信号が 夫々RS-フリップフロップ36のセット端子及びリセ ット端子に入力されるようになっている。RSーフリッ プフロップ36のQ出力からは2値化されたシリアル表 示データ信号DSがシフトレジスタ回路11に対して出 力される。ウインドウコンバレータ34の出力信号は、 そのままシフトクロック信号SCとしてシフトレジスタ 回路11に対して出力される。

【0046】次に、本実施例に係るAC型カラーPDP装置110の動作について説明する。本実施例に係るAC型カラーPDP装置110の動作は、前述の従来のAC型カラーPDP装置100の動作と比較して、多値信号出力回路107においてシリアル表示データ信号DS及びシフトクロック信号SCを多重化して多値信号を生成し、この多値信号をデータドライバ回路111に伝送し、データドライバ回路111のデコード回路112において前記多値信号からシリアル表示データ信号DS及びシフトクロック信号SCを復元する点が異なる。

【0047】図1に示すように、フォーマット変換回路 104から多値信号出力回路107に2値のシリアル表 示データ信号DS(以下、単にデータ信号という)が入 力される。また、駆動信号発生回路105から多値信号 出力回路107に2値のシフトクロック信号SC(以 下、単にクロック信号という)が入力される。

15

【0048】次に、図2に示すように、多値信号出力回 路107において、クロック信号がインバータ21を介 してアナログマルチプレクサ25に入力される。このた め、クロック信号がしである期間は、アナログマルチプ レクサ25から1.5Vの電圧が出力され、出力端子2 8からは電圧が1.5Vの信号、即ち、論理値Mが出力 される。クロック信号がHである期間において、データ 信号がHである期間は、ANDゲート22から論理値H が出力され、アナログマルチプレクサ24から3Vの電 圧が出力される。従って、出力端子28から電圧が3V の信号、即ち、論理値Hが出力される。クロック信号が Hである期間において、データ信号がしである期間は、 ANDゲート22から論理値Lが出力され、アナログマ ルチプレクサ26から0 Vの電圧が出力される。従っ て、出力端子28から電圧が0Vの信号、即ち、論理値 Lが出力される。このように、多値信号出力回路107 においてクロック信号とデータ信号とが多重化され、出 力端子28から3値の多値信号が出力される。

【0049】図5は、多値信号出力回路107に入力さ れるデータ信号及びクロック信号の波形と多値信号出力 回路107から出力される多値信号の波形との関係を示 すタイミングチャートである。図5に示すように、クロ ック信号がHである期間において、データ信号がHであ る場合は多値信号がH、データ信号がLである場合は多 値信号がLになる。また、クロック信号がLである期間 は多値信号はMを保持する。

【0050】多値信号出力回路107(図1参照)から 出力された多値信号は、配線を経由して各データドライ バ回路 111のデコード回路 112 (図3参照) に入力 される。図4に示すように、デコード回路112の入力 端子31に入力された多値信号は、バッファアンプ32 を介してウインドウコンバレータ33乃至35に夫々入 力される。多値信号の論理値がHであるとき、ウインド ウコンバレータ33から論理値Hが出力され、RSーフ リップフロップ36のQ出力から2値信号の論理値Hが 出力される。多値信号の論理値がMであるとき、ウイン ドウコンバレータ34から論理値Hが出力される。多値 信号の論理値がしであるとき、ウインドウコンバレータ 35から論理値Hが出力され、RS-フリップフロップ 36のQ出力から2値信号の論理値Lが出力される。こ の結果、RS-フリップフロップ36のQ出力から出力 される信号はデータ信号となり、ウインドウコンバレー タ34から出力される信号はクロック信号となる。

【0051】図6は、デコード回路112に入力される 多値信号の波形と、ウインドウコンバレータ33及び3 5の出力信号の波形、即ち、Hレベル検出結果及びLレ ベル検出結果と、デコード回路112から出力されるデ ータ信号及びクロック信号の波形との関係を示すタイミ 50 用する多値信号は、高速伝送に適している。

ングチャートである。図6に示すように、多値信号がH レベルのとき、ウインドウコンバレータ33の出力信号 はHレベルになり、RS-フリップフロップ36のQ出 力信号、即ち、データ信号はHレベルになる。また、多 値信号がLレベルのとき、ウインドウコンバレータ35 の出力信号はHレベルになり、RS-フリップフロップ 36のQ出力信号、即ち、データ信号はLレベルにな る。一方、多値信号がMレベルのとき、ウインドウコン バレータ34の出力信号はHレベルになり、クロック信 号はHレベルになる。

【0052】このようにして、デコード回路112にお いて、多値信号からデータ信号(シリアル表示データ信 号DS)及びクロック信号(シフトクロック信号SC) が復元される。このデータ信号及びクロック信号が各デ ータドライバ回路111のシフトレジスタ回路11に対 して出力される。なお、本実施例に係るAC型カラーP DP装置110の動作における上記以外の動作は、前述 の従来のAC型カラーPDP装置100の動作と同じで

【0053】本実施例によれば、フォーマット変換回路 20 104及び駆動信号発生回路105の出力側に多値信号 出力回路107を設け、データ信号とクロック信号とを 多重化して多値信号を生成し、この多値信号をデータド ライバ回路111に伝送することにより、伝送に伴って データ信号とクロック信号との間に位相のずれが発生す ることを防止できる。このため、AC-PDP102 (図1参照) において、前記位相のずれに起因する誤っ た表示及び映像ノイズが発生することがない。

【0054】また、本実施例においては、多値信号出力 回路107及びデコード回路112を簡略な構成の集積 回路により形成することができる。このため、データ信 号とクロック信号の多重化及び復元が容易に実現でき る。従って、本実施例のAC型カラーPDP装置は、例 えば、データドライバ回路側においてPLL又は独自の クロック発生回路を設けて入力信号のパルス幅を検出し て復元するようにしたAC型カラーPDP装置と比較し て、構成が簡単で、外部に追加部品を必要としない。特 に、本実施例におけるデコード回路は、前述のデータド ライバ回路のような1台のAC型カラーPDP装置中に 多数使用しなければならない部品に搭載する回路として 好適なものである。この結果、本実施例のAC型カラー PDP装置は、伝送に伴うデータ信号とクロック信号と の間に位相のずれを、低コストで且つ装置を大型化する ことなく防止することができる。

【0055】更に、本実施例においては、多値信号のM レベルをセンターとしてデータ信号のL/Hに対応して 多値信号のL/Hが出力されるので、3値のLからHの ジャンプ又はこの逆のジャンプは発生せず、変化量は常 にH/2に制限される。このため、本実施例において使

18
サ46の入力側に接続されている。また、アナログマル
チプレクサ45乃至47の出力側にはバッファアンプ4

【0056】なお、本実施例においては、多値信号出力回路107を図2に示すように構成し、デコード回路112を図4に示すように構成したが、多値信号出力回路及びデコード回路の構成はこれに限定されず、任意の構成とすることができる。

【0057】次に、本発明の第2の実施例について説明 する。図7は本実施例に係るAC型カラーPDP装置の 構成を示すブロック図である。なお、図1に示すAC型 カラーPDP装置120の構成要素において、図1に示 す第1の実施例に係るAC型カラーPDP装置110の 構成要素と同一の構成要素には同一の符号を付し、その 詳細な説明を省略する。図7に示すように、本実施例に 係るAC型カラーPDP装置120は、前述の第1の実 施例に係るAC型カラーPDP装置110 (図1参照) と比較して、AC型カラーPDP装置110の多値信号 出力回路107の替わりに多値信号出力回路117が設 けられ、AC型カラーPDP装置110のデータドライ バ回路111(111A、111B、111C、・・ ・、111E)の替わりにデータドライバ回路121  $(121A, 121B, 121C, \dots, 121E)$ が設けられている。本実施例に係るAC型カラーPDP 装置120における上記以外の構成は、前述の第1の実 施例に係るAC型カラーPDP装置110(図1参照) の構成と同一である。以下、多値信号出力回路117及 びデータドライバ回路121の構成について詳細に説明 する。

【0058】図8は多値信号出力回路117の構成を示 すプロック図である。第1の実施例と同様に、本実施例 においても多値信号としてL、M、Hの3種類の論理値 からなる3値信号を使用する。論理値L、M、Hの実際 の電圧レベルは任意である。例えば、LにはOV、Mに は1.5 V、Hには3 Vを使用する。図8に示すよう に、多値信号出力回路117においては、3個のアナロ グマルチプレクサ45乃至47が設けられ、アナログマ ルチプレクサ45乃至47には、夫々Hレベル(3 V)、Mレベル(1.5V)、Lレベル(0V)の電圧 が入力されている。また、フォーマット変換回路104 から出力されたシフトクロック信号SCが入力されるイ ンバータ41、ANDゲート42、ANDゲート43が 並列に設けられている。ANDゲート43の入力側には シリアル表示データ信号 D S が入力されるインバータ 4 4が設けられている。シフトクロック信号 S C はインバ ータ41、ANDゲート42、ANDゲート43に並列 に入力され、シリアル表示データ信号DSはANDゲー ト42に入力されると共に、インバータ44を介してA NDゲート43に入力されるようになっている。

8が設けられ、このバッファアンプ48の出力側には多値信号出力回路117の出力端子49が設けられている。 【0060】図9はデータドライバ回路121の構成を示すプロック図である。図9に示すように、データドラ

【0060】図9はデータドライバ回路121の構成を示すブロック図である。図9に示すように、データドライバ回路121においては、ドライバ回路113及びデコード回路122が設けられ、ドライバ回路113の入力側にデコード回路122が接続されている。ドライバ回路113は図3に示す第1の実施例のドライバ回路113と同一である。

【0061】図10は図9に示すデコード回路122の構成を示すプロック図である。デコード回路122は多値信号出力回路107から出力された多値信号が入力され、この多値信号をシフトクロック信号SC及びシリアル表示データ信号DSに復元してドライバ回路113に対して出力するものである。

【0062】図10に示すように、デコード回路122 においては、入力端子51が設けられ、バッファアンプ 52が設けられ、入力端子51はバッファアンプ52の 入力側に接続されている。また、3個のウインドウコン バレータ53乃至55が設けられ、バッファアンプ52 の出力側はウインドウコンバレータ53乃至55の入力 側に並列に接続されている。 ウインドウコンバレータ5 3は入力電圧が3VのときのみHレベルを出力するもの であり、ウインドウコンバレータ54は入力電圧が1. 5 VのときのみHレベルを出力するものであり、ウイン ドウコンバレータ55は入力電圧が0VのときのみHレ ベルを出力するものである。ウインドウコンバレータ5 3及び54の出力側にはRS-フリップフロップ56が 設けられ、ウインドウコンバレータ53及び54の出力 信号が夫々RSーフリップフロップ56のセット端子及 びリセット端子に入力されるようになっている。RSー フリップフロップ56のQ出力からは2値化されたシリ アル表示データ信号 DSがシフトレジスタ回路 11に対 して出力される。ウインドウコンバレータ55の出力信 号は、そのままシフトクロック信号SCとしてシフトレ ジスタ回路11に対して出力される。

【0063】次に、本実施例に係るAC型カラーPDP装置120の動作について説明する。本実施例に係るAC型カラーPDP装置120の動作は、前述の第1の実施例に係るAC型カラーPDP装置100の動作と比較して、シフトクロック信号SCがレベルHでありシリアル表示データ信号DSがレベルLであるとき多値信号をレベルHとし、シフトクロック信号SCがレベルLであるとき多値信号をレベルMとし、シフトクロック信号SCがレベルLである期間においては多値信号がレベルLを保持する点が異なっている。

【0064】図7に示すように、フォーマット変換回路 104から多値信号出力回路117に2値のシリアル表示データ信号DS(データ信号)が入力される。また、駆動信号発生回路105から多値信号出力回路117に2値のシフトクロック信号SC(クロック信号)が入力される。

19

【0065】次に、図8に示すように、多値信号出力回 路117において、クロック信号がインバータ41、A NDゲート42、ANDゲート43に並列に入力され る。このため、クロック信号がしである期間は、アナロ グマルチプレクサ47から0の電圧が出力され、出力端 子49からは電圧が0Vの信号、即ち、論理値Lが出力 される。クロック信号がHである期間において、データ 信号がHである期間は、ANDゲート42から論理値H が出力され、アナログマルチプレクサ45から3Vの電 圧が出力される。従って、出力端子49から電圧が3V の信号、即ち、論理値Hが出力される。クロック信号が Hである期間において、データ信号がLである期間は、 ANDゲート43から論理値Hが出力され、アナログマ ルチプレクサ46から1.5 Vの電圧が出力される。従 20 って、出力端子49から電圧が1.5 Vの信号、即ち、 論理値Mが出力される。このように、多値信号出力回路 117においてクロック信号とデータ信号とが多重化さ れ、出力端子49から3値の多値信号が出力される。

【0066】図11は、多値信号出力回路117に入力されるデータ信号及びクロック信号の波形と多値信号出力回路117から出力される多値信号の波形との関係を示すタイミングチャートである。図11に示すように、クロック信号がHである期間において、データ信号がHである場合は多値信号がH、データ信号がLである場合30は多値信号はMになる。また、クロック信号がLである期間は多値信号はLを保持する。

【0067】多値信号出力回路117(図7参照)から 出力された多値信号は、配線を経由して各データドライ バ回路121のデコード回路122 (図9参照) に入力 される。図10に示すように、デコード回路122の入 力端子51に入力された多値信号は、バッファアンプ5 2を介してウインドウコンバレータ53乃至55に夫々 入力される。多値信号の論理値がH(3V)であると き、ウインドウコンバレータ53から論理値Hが出力さ れ、RS-フリップフロップ56のQ出力から2値信号 の論理値Hが出力される。多値信号の論理値がM(1. 5 V) であるとき、ウインドウコンバレータ 5 4 から論 理値Hが出力され、RS-フリップフロップ56のQ出 力から2値信号の論理値Lが出力される。多値信号の論 理値がし(0V)であるとき、ウインドウコンバレータ 55から論理値Hが出力され、この結果、RS-フリッ プフロップ56のQ出力から出力される信号はデータ信 号となり、ウインドウコンバレータ55から出力される 信号はクロック信号となる。

【0068】図12は、デコード回路122に入力される多値信号の波形と、ウインドウコンバレータ53及び54(図10参照)の出力信号の波形、即ち、Hレベル検出結果及びMレベル検出結果と、デコード回路122から出力されるデータ信号及びクロック信号の波形との関係を示すタイミングチャートである。図12に示すように、多値信号がHレベルのとき、ウインドウコンバレータ53の出力信号、即ち、データ信号はHレベルになる。また、多値信号がMレベルのとき、ウインドウコンバレータ54の出力信号はHレベルになり、RSーフリップフロップ56のQ出力信号はHレベルになり、アタ信号はLレベルになる。一方、多値信号がLレベルのとき、ウインドウコンバレータ55の出力信号はHレベルになり、クロック信号はHレベルになる。

【0069】このようにして、デコード回路122において、多値信号からデータ信号(シリアル表示データ信号DS)及びクロック信号(シフトクロック信号SC)が復元される。このデータ信号及びクロック信号が各データドライバ回路121のシフトレジスタ回路11に対して出力される。なお、本実施例に係るAC型カラーPDP装置120の動作における上記以外の動作は、前述の第1の実施例に係るAC型カラーPDP装置110の動作と同じである。

【0070】本実施例においても、前述の第1の実施例と同様の効果を得ることができる。また、本実施例においては、多値信号を4種類以上の論理値を持つ4値又は5値以上の信号とすることも可能である。これにより、配線本数の削減を図ることができる。

【0071】なお、本実施例においては、多値信号出力回路117を図8に示すように構成し、デコード回路122を図10に示すように構成したが、多値信号出力回路及びデコード回路の構成はこれに限定されず、任意の構成とすることができる。

#### [0072]

【発明の効果】以上詳述したように、本発明によれば、シリアル表示データ信号とシフトクロック信号とを多重化してクロック情報を有する多値信号を生成し、この多値信号をデータドライバ回路に対して伝送することにより、シリアル表示データ信号及びシフトクロック信号を同一信号線上でシリアル伝送することができ、この結果、画面を高精細化及び大画面化しても、両信号間におけるタイミングずれ(スキュー)の発生を防止し、受信側でのラッチミスによる映像ノイズの発生を抑止ることができる。また、これにより、全てのデータドライバ回路にタイミングずれを発生しないように分配するために実知のシフトクロック信号を各データドライバ回路にタイミングずれを発生しないように分配するために複雑な回路を設ける必要がなくなる。更に、シリアル表示データ信号とシフトクロック信号とを多重化する多値信号とシフトクロック信号とを多重化する多信号

シフトクロック信号とに復調するデコード回路は、夫々 従来の制御回路及びデータドライバ回路に簡単な回路を 付加することにより実現でき、加えて、従来必要であっ たシフトクロック信号を複数のデータドライバ回路に分 配するバッファが不要になる。このため、マトリクス表 示装置のコスト及び実装面積を、従来と同等又はそれ以 下とすることができる。

21

### 【図面の簡単な説明】

1

【図1】本発明の第1の実施例に係るAC型カラーPD P装置の構成を示すブロック図である。

【図2】本実施例における多値信号出力回路の構成を示 すブロック図である。

【図3】本実施例におけるデータドライバ回路の構成を 示すブロック図である。

【図4】本実施例におけるデコード回路の構成を示すブ ロック図である。

【図5】本実施例における多値信号出力回路に入力され るデータ信号及びクロック信号の波形と多値信号出力回 路から出力される多値信号の波形との関係を示すタイミ ングチャートである。

【図6】本実施例におけるデコード回路に入力される多 値信号の波形と、ウインドウコンバレータの出力信号の 波形と、デコード回路から出力されるデータ信号及びク ロック信号の波形との関係を示すタイミングチャートで ある。

【図7】本発明の第2の実施例に係るAC型カラーPD P装置の構成を示すブロック図である。

【図8】本実施例における多値信号出力回路の構成を示 すブロック図である。

【図9】本実施例におけるデータドライバ回路の構成を 30 示すブロック図である。

【図10】本実施例におけるデコード回路の構成を示す ブロック図である。

【図11】本実施例における多値信号出力回路に入力さ れるデータ信号及びクロック信号の波形と多値信号出力 回路から出力される多値信号の波形との関係を示すタイ ミングチャートである。

【図12】本実施例におけるデコード回路に入力される 多値信号の波形と、ウインドウコンバレータの出力信号 の波形と、デコード回路から出力されるデータ信号及び 40 クロック信号の波形との関係を示すタイミングチャート である。

【図13】従来のAC型カラーPDP装置の構成を示す ブロック図である。

【図14】この従来のAC型カラーPDP装置に組み込 まれたデータドライバ回路の構成を示す図である。

【図15】(a)及び(b)はデータドライバ回路にお ける表示データの入力方法を示すタイミングチャートで あり、(a)はシリアル表示データ信号を1ビットずつ データドライバ回路に入力する方法を示し、(b)は3 50 DS:シリアル表示データ信号

ビットずつ入力する方法を示す。

【図16】シフトレジスタ回路がシリアル表示データ信 号を取り込む方法を示すタイミングチャートである。

【図17】従来のAC型カラーPDP装置におけるシリ アル表示データ信号及びシフトクロック信号の伝送経路 を示す模式図である。

【図18】(a)及び(b)はシフトレジスタ回路にお けるシリアル表示データ信号DSの位相及びシフトクロ ック信号SCの位相とシリアル表示データ信号DSの入 10 力挙動との関係を示す図であり、(a)はシリアル表示 データ信号DSの位相とシフトクロック信号SCの位相 との関係が適切である場合のタイミングチャートであ り、(b)はこの場合のAC-PDPの表示挙動を示す 図である。

【図19】(a)及び(b)はシフトレジスタ回路にお けるシリアル表示データ信号DSの位相及びシフトクロ ック信号SCの位相とシリアル表示データ信号DSの入 力挙動との関係を示す図であり、(a)はシリアル表示 データ信号DSの位相とシフトクロック信号SCの位相 20 との関係が不適切である場合のタイミングチャートであ り、(b) はこの場合のAC-PDPの表示挙動を示す 図である。

#### 【符号の説明】

11:シフトレジスタ回路

12;データを並列ラッチ回路

24~26、45~47;アナログマルチプレクサ

21、23、41、44;インバータ

22、42、43:ANDゲート

27;バッファアンプ

28;出力端子

31、51:入力端子

32、52;バッファアンプ

33~35、53~55; ウインドウコンバレータ

36、56; RS-フリップフロップ

48;バッファアンプ

49;出力端子

100、110、120;AC型カラーPDP装置

101、111、121:データドライバ回路

102;AC型プラズマディスプレイパネル(AC-P DP)

103、103A、・・・、103C;スキャンドライ バ回路

104;フォーマット変換回路

105;駆動信号発生回路

106;高圧駆動回路

107、117;多值信号出力回路

108:フレームメモリ

112、122;デコード回路

113;ドライバ回路

SC;シフトクロック信号

Φ;並列ラッチ制御信号 OS;出力制御信号

V d;高圧電源

G、G1、G2、G3、G4、・・・、Gn;出力制御

23

用論理ゲート回路


\*B、B1、B2、B3、B4、・・・、Bn:高耐圧C

MOSドライバ


0、01、02、03、04、···、On; データ

C、C1、C2、C3、C4、・・・、Cn;データ信

【図1】




103、103A、 、103C;スキャンドライバ回路 104;フォーマット変換回路 117;多値信号出力回路 111A、111B、111C、 、111E;データドライバ回路




Ł


# 【図3】




### 【図5】





# [図6]






117 : 多値信号出力回路 121A、121B、121C、…、121E : データドライバ回路







【図9】




【図11】



【図12】




# 【図13】




101A、101B、101C、 、101E;ゲータドライバ回路 103、103A、 、103C;スキャンドライバ回路 104;フォーマット変換回路

# 【図14】




4.


【図15】




【図17】



101A、1018、101C、101D:データドライバ回路





き			
識別記号	FI		テーマコード(参考)
623	C O 9 C	3/20	6 8 0 G
680		3/36	
3	H O 4 N	5/66	1 O 1 B
5 101	G O 9 G	3/28	Н
	0 623 680	識別記号 F I G O 9 C 6 8 O H O 4 N	識別記号 F I 0 6 2 3 G 0 9 G 3/20 6 8 0 3/36 H 0 4 N 5/66

Fターム(参考) 5C006 AF50 AF72 BB11 BC16 BC20 BF03 BF49 BF50 FA16 FA37 5C058 AA11 BA01 BA23 BA33 BB01 BB10 5C080 AA05 BB05 CC06 DD09 EE29 HH02 HH04 JJ02 JJ03 JJ04